SDH Framer & Cross-Connect IP
集成 成帧 (Framer)、指针处理 (Pointer) 与 高低阶交叉 (HO/LO XC) 的全功能单芯片方案。
专为替代传统的 DXC 芯片与 ADM 核心逻辑设计。
HO/LO XC
STM-1/4/16
ITU-T G.707
ESSI Interface
内部逻辑架构 (Block Diagram)
核心能力参数 (Key Capabilities)
| 功能参数 | 能力指标 | 备注 |
|---|---|---|
| 光口速率 | STM-1 / 4 / 16 | Software Configurable |
| 光路数量 | 1 ~ 4 Ports | Depends on FPGA Transceivers |
| 高阶交叉 (HO-XC) | 128 x 128 VC-4 | Non-blocking @ 20G |
| AUPP 能力 | 64 Channels | AU-4 Pointer Processing |
| 低阶交叉 (LO-XC) | 2 x 1008 x 1008 | Full VC-12 Granularity |
| TUPP 能力 | 2016 Channels | TU-12 Pointer Processing |
| 系统侧 (ESSI) | 2.5 Gbps x 4 | Expanded Serial System Interface |
模块功能详述
Overhead Processor
负责帧头定位（A1/A2）、解扰码、以及再生段（RSOH）和复用段（MSOH）开销的提取与插入。支持 CPU 读写。
AUPP (高阶指针)
处理 AU-4 指针。适应时钟频偏，执行正/负调整，生成新 AU 指针，确保 VC-4 净荷无损传输。
TUPP (低阶指针)
处理 TU-12 指针。在 VC-4 解复用后，对内部 63 个 VC-12 容器独立进行指针解释与调整。
HO/LO Cross Connect
全线速无阻塞交叉。支持 VC-4 和 VC-12 颗粒度交换，支持广播与环回模式。
资源占用参考
| Configuration | Target Device | LUTs | BRAMs |
|---|---|---|---|
| STM-4 (HO-XC Only) | Artix-7 100T | ~ 3,200 | 4 |
| STM-16 (Full HO/LO) | Kintex-7 160T | ~ 14,500 | 32 |
交付件清单
✓ Encrypted Netlist (ngc/edif)
✓ SDC Timing Constraints
✓ Verilog RTL Source Code
✓ User Manual (PDF)
✓ Reference Design (Vivado)